Ryo Kamasaka



研究業績


Wave Front FetchグラフカットアルゴリズムのFPGA実装 (釜坂 僚, 柴田 裕一郎, 小栗 清), Reconf, 2018年5月 [pdf]

高周波信号からの高精度なピーク値推定システムのFPGA実装 (釜坂 僚, 瀬川 泰誠, 柴田 裕一郎), デザインガイア, 2017年11月 [pdf]

FPGA IMPLEMENTATION OF A GRAPH CUT ALGORITHM FOR STEREO VISION (Ryo Kamasaka, Yuichiro Shibata, Kiyoshi Oguri), HEART, 2017.6 [pdf]

ステレオビジョン用グラフカットアルゴリズムのFPGA実装 (釜坂 僚, 柴田 裕一郎, 小栗 清), Reconf, 2017年5月 [pdf]


デザインコンテスト

FPGAデザイン国際コンペティション 第3位 (Taito Manabe, Taisei Segawa, Ryo Kamasaka, Yuka Mizokuchi, Ryohei Tsugami, Kazuya Uetsuhara, Akane Tahara, Hiroki Nagayama), HEART2017 [url]

FPGAデザイン国際コンペティション エンベデッド部門 第3位 (Taito Manabe, Yoshiki Hayashida, Taisei Segawa, Ryo Kamasaka, Yudai Shirakura, Kazuya Uetsuhara, Yuka Mizokuchi, Akane Tahara, Hiroki Nagayama, Ryo Fujita), FPT2016 [url]

第7回 相磯秀夫杯 デザインコンテスト Trax デザインコンペティション エンベデッド部門 第4位 (眞邉泰斗,林田与志樹,瀬川泰誠,釜坂僚,田原あかね,永山裕樹,上津原和也,溝口由佳,白倉雄大,藤田亮,矢野翔平), FIT2016 [url]


表彰/受賞


電子情報通信学会九州支部長彰成績優秀賞受賞 (釜坂 僚), 2017年3月


入口


パスワード認証画面


ボタン